Lingua

  • Italiano
  • English
Dipartimento di Fisica - Politecnico di Milano

Chip neuromorfici per un'elaborazione dell'informazione ad alta efficienza energetica

I recenti successi dell’intelligenza artificiale sono stati raggiunti grazie allo sviluppo di reti neurali artificiali solo lascamente ispirate al funzionamento del cervello. Esse sono implementate a livello software su calcolatori ad alte prestazioni aventi un’architettura hardware tradizionale che sebbene garantiscano un’adeguata potenza di calcolo comportano anche un elevatissimo consumo di energia, di difficile gestione persino nei data center e del tutto incompatibile con applicazioni portatili e sistemi compatti autonomi. Un approccio completamente differente per migliorare l’efficienza energetica consiste nell’elaborare localmente l’informazione utilizzando semplici impulsi (spikes) in analogia a quanto avviene nei neuroni biologici con un bassissimo consumo energetico. C’è un fortissimo interesse per questo approccio ispirato più strettamente al funzionamento del cervello e si stanno ricercando architetture hardware completamente nuove adatte a implementare in modo efficiente questa nuova tipologia di rete neurale.
In questo ambito, il laboratorio I3N situato all’interno di Polifab, il centro per le micro e nanotecnologie del Politecnico di Milano, in collaborazione con il Prof. Prati dell’università degli Studi di Milano ha sviluppato un primo prototipo di circuito integrato in tecnologia CMOS che implementa una rete neurale a impulsi (spiking neural network) con elementi di memoria locale a lungo termine basati su floating gates.  L’obiettivo della tesi è approfondire le metodologie di apprendimento di questo tipo di reti neurali tenendo conto dei vincoli imposti dall’implementazione fisica di tali reti. La tesi porterà a proporre le modifiche architetturali e hardware necessarie per adattare l’attuale chip neuromorfico alla tecnica di apprendimento individuata come più promettente.